|
Giải pháp tái cấu hình trong thiết kế các kiến trúc mạng trên chip
/ PGS.TS. Trần Xuân Tú (chủ nhiệm đề tài)
, TS. Phạm Minh Triển, TS. Nguyễn Kiêm Hùng, TS. Lê Văn Thanh Vũ, ThS. Phan Hải Phong, ThS. Bùi Duy Hiếu, TS. Đặng Nam Khánh, ThS. Nguyễn Thị Thủy.
- Hà Nội :
Trường Đại học Công nghệ
, 2018.
- 120
|
|
Nghiên cứu các thành phần cơ bản của mô hình NoC và phát triển một nền tảng (platform) NoC sử dụng ngôn ngữ mô tả phần cứng mức cao như SystemC/C++ để mô phỏng và phân tích các thông số khác nhau của một số kiến trúc. Phát triển một giải pháp tái cấu hình tổng thể trong thiết kế NoC, có thể áp dụng cho việc phát triển các hệ thống dựa trên mô hình NoC trong tương lai. Áp dụng kỹ thuật tối ưu PSO để phân tích và tìm kiếm các thông số mấu chốt trong thiết kế nhằm tối ưu các kiến trúc NoC về mặt hiệu năng và công suất tiêu thụ. Mô hình hoá và thực thi kiến trúc các thành phần cơ bản của mạng, kiến trúc tái cấu hình đề xuất ở mức chuyển dịch thanh ghi (register-transfer level) bằng ngôn ngữ mô tả phần cứng như VHDL hoặc Verilog để phân tích các vấn đề về timing của giải pháp đề xuất và đánh giá ước lượng hiệu năng của các NoC tái ấu hình. Tổng hợp và thực thi phần cứng thiết kế đề xuất với công nghệ CMOS nhằm chứng thực và cải tiến giải pháp tái cấu hình đề xuất.
|
