|
Untitled Document
|
|
| |
Số đăng ký KQ |
BC10000023 |
| |
Tên nhiệm vụ |
Nghiên cứu thiết kế và thử nghiệm lõi IP SDRAM controller |
| |
Tổ chức chủ trì |
Trung tâm Khuyến nông Tp Hồ Chí Minh |
| |
Cơ quan chủ quản |
UBND TP. Hồ Chí Minh |
| |
Thuộc chương trình |
CNTT&GIS |
| |
Chủ nhiệm nhiệm vụ |
ThS.. Bùi, Quốc Bảo, |
| |
Lĩnh vực nghiên cứu |
20203. Tự động hoá (CAD/CAM, v.v..) và các hệ thống điểu khiển, giám sát; công nghệ điều khiển số bằng máy tính (CNC),.. |
| |
Thời gian
bắt đầu |
2007 |
| |
Thời gian
kết thúc |
2009 |
| |
Năm viết
báo cáo |
2009 |
| |
Nơi viết
báo cáo |
Tp. Hồ Chí Minh, |
| |
Số trang |
79tr; |
| |
Tóm tắt |
Nghiên cứu thiết kế IP SDRAM controller. IP này có thể tổng hợp được trên các họ FPGA của Altera và Xilinx, có giao tiếp bus hệ thống theo chuẩn Avalon-MM do Altera đưa ra, tiêu tốn ít tài nguyên hệ thống (nhỏ hơn 2000 slice), tốc độ clock có thể đạt được là 133 Mhz. |
| |
Từ khoá |
IP SDRAM ;Controller |
| |
Trạng thái |
Đã nghiệm thu |
| |
|
Tìm kiếm cơ bản Tìm kiếm nâng cao
|
|
Copyright © by NASATI
Tel: 04-39349923 -
Fax: 04-39349127
|
|
